




71  
ИНСТИТУТ ЯДЕРНОЙ ФИЗИКИ  
им. Г.И. Будкера СО РАН

Ю.С. Великжанин, В.П. Дружинин, Ю.В. Усов

ВТОРИЧНЫЙ ТРИГГЕР ДЛЯ СНД

94  
ИЯФ 93-100

есть в  
1993 году



НОВОСИБИРСК

## Вторичный триггер для СНД

Ю.С.Великжанин, В.П.Дружинин, Ю.В.Усов

Институт ядерной физики  
630090, Новосибирск 90, Россия

### А Н Н О Т А Ц И Я

Приводятся полное описание вторичного триггера системы отбора событий в СНД, схемы и примеры работы всех его систем и блоков.

### 1. Введение.

В современных детекторах в единицу времени регистрируется намного больше событий чем их можно записать на ленту или обработать на машине, при чем подавляющее большинство - это ненужные события (космика, пучковый фон и др.). Так, например, в Сферическом Нейтральном детекторе (СНД) [1] ожидается регистрировать 100-300 тысяч событий в секунду, а на ленту писать 10 событий в секунду. Для выделения полезных событий строится ряд систем отбора, так называемых триггеров. Триггеры отличаются временем работы и количеством обрабатываемой информации. В Первичном Триггере СНД события обрабатываются в течение 1 мксек. и отбраковываются по некоторым простым критериям, в результате чего на этом этапе отбора событий предполагается подавить загрузку от детектора со 100-300 кГц. до 1кГц.

После прихода сигнала Первичного Триггера "ПТ+" в течение 200 мксек. идет преобразование в информационных платах и считывание информации в Процессор Вывода, что приводит к просчетам на уровне  $f(ПТ) \cdot 200$  мксек. При  $f(ПТ) = 1$ кГц. просчеты составят 20%. Чтобы уменьшить просчеты предусматривается сброс информационных плат до окончания оцифровки по сигналу Вторичного Триггера "ВТ-". Характерное время выработки сигнала Вторичного Триггера 10 мксек.

Исходная информация для ВТ:

1. Сигналы ПТ.
2. Аргументы ПТ. (эта информация записывается в ДА-НЕТ платы)
3. Времена дрейфа с плат Т2А для Длинной дрейфовой Камеры (ДК), 200x9 бит.
4. Срабатывание дискриминаторов в платах А калориметра, 1680 бит.
5. Срабатывание дискриминаторов в платах А для части полоски внутреннего слоя ДК, 84 бита.
6. Энерговыведения в калориметре, 7 аналоговых сигналов.
7. Сигналы антисовпадений от наружной системы. Включение антисовпадений во Вторичный Триггер связано с тем, что время дрейфа для трубок превышает 800 нсек., необходимых для формирования решения ПТ, и в Первичном Триггере можно подавить только 90-95% космических событий.

Функциональная схема ВТ описана в [2]. Во Вторичном Триггере СНД формируются 64 аргумента для блоков масок:

- 1-5. CS1-CS5 - число кластеров "1 из 3-х"  $\geq 1,2,3,4,5$ ;
- 6-8. CH1-CH3 - число кластеров "2 из 3-х"  $\geq 1,2,3$ ;
- 9. CVH - наличие кластера "3 из 3-х";
- 10-12. CSL1-CSL3 - число кластеров "1 из 3-х" на б.у.  $\geq 1,2,3$ ;
- 13-15. CHL1-CHL3 - число кластеров "2 из 3-х" на б.у.  $\geq 1,2,3$ ;
- 16-18. LA1-LA3 - срабатывание слоев калориметра (3 логич. комбинации);
- 19. COFI - наличие коллинеарных счетчиков по FI;
- 20. COTE - наличие коллинеарных счетчиков по TE;
- 21,22. ANL1,ANL2 - 2 условия на углы DFI и DTE между частицами;
- 23,24. TMA1,TMA2 - 2 условия на максимальный угол TE;
- 25. DE - ограничение на разность энергий в половинах детектора;
- 26-33. EN1-EN8 - ограничения на энерговыделения в калориметре;
- 34. NZL - отсутствие нулевой строки в калориметре;
- 35-36. TMI1,TMI2 - 2 условия на минимальный угол TE;
- 37. ??? - запас;
- 38. CTR - наличие центрального трека в ДК;
- 39. CTRD - наличие несоседних центр. треков в ДК;
- 40-42. ST1-ST3 - срабатывание полосок во внутр. слое ДК;
- 43-45. TR1-TR3 - число треков в ДК  $\geq 1,2,3$ ;
- 46-48. TRS1-TRS3 - ---/-- с продолж. в Короткой Камере (КК);
- 49-51. CP1-CP3 - ---/-- с продолжением в калориметре;
- 52-54. CPS1-CPS3 - ---/-- с продолжением в КК и калориметре;
- 55,56. TRC1,TRC2 - коллинеарные треки;
- 57. TRD - несоседние треки;
- 58. NFLT - нейтральный запуск;
- 59. CFLT - заряженный запуск;
- 60. COSM - калибровочная космика;
- 61. FLTA - "ИЛИ" запусков ПТ, по которым ВТ должен принять положительное решение;
- 62. FLTB - "ИЛИ" запусков ПТ, для которых полоски включаются в антисовпадения;
- 63. FLTC - "ИЛИ" запусков ПТ, при совпадении которых с АСТ2 должен произойти сброс "ВТ-";
- 64. ATC2 - совпадение трубок и счетчиков;

## 2. Работа системы в целом.

На рис.1 приведена схема организации ВТ. Аргументами Вторичного Триггера являются логические сигналы, которые формируются в Интерфейсах Вторичного Триггера (ИВТ), или в блоках выработки аргументов (БВА), обрабатывающих информацию, поступающую из ИВТ.

Можно выделить 5 подсистем ВТ:

- Система управления основным крейтом. Запускается по сигналу "ПТ+", собирает аргументы от всех систем, обрабатывает их и принимает одно из двух решений: сброс информационных плат "ВТ-" или запуск "ВТ+". Состоит из двух Блоков Масок (БМ), Блока Решения (БР ВТ), Расширителя Магистрали (РМ ВТ) и модуля Б3303 для связи с КАМАКом [4].
- Система обработки сигналов от калориметра. Обрабатывает 1680 бит информации от дискриминаторов в платах А, состоит из пяти ИВТ, Платы Чтения, четырех Процессоров Подсчета Кластеров (ППК) и двух плат Логики Проекций Калориметра (ЛПК и ЛПК2).
- Спецпроцессор поиска Центральных Треков (ЦТ) с пучковостью менее 3-х мм. Обрабатывает  $200 \times 9 = 1800$  бит информации о временах дрейфа в платах Т2А, состоит из пяти ИВТ, пяти Блоков Перекодировки (БПК) и Процессора Поиска Центральных Треков (ППЦТ).
- Система обработки полосок и ДА-НЕТ плат. Обрабатывает 84 бита информации от дискриминаторов в платах А для части полосок внутреннего слоя ДК, передает в Блок Сбора Информации (БСИ) часть аргументов ПТ и вид запуска ПТ. Состоит из ИВТ и БСИ.
- Система обработки энерговыделений. Обрабатывает семь аналоговых сигналов о полном энерговыделении, энерговыделениях на больших и малых углах и т.п. Состоит из АЦП, ИВТ и БВА энерговыделений.

По сигналу "ПТ+" сбрасываются в исходное состояние все подсистемы ВТ. По этому сигналу Процессоры Вывода (ПВ) начинают "чтение 1" из информационных плат в ИВТ по записанной в них программе [3]. Поступающая информация обрабатывается в ИВТ или в описанных выше спецпроцессорах.

Основной крейт ВТ работает в двух режимах: в начале его магистраль служит для передачи данных из ИВТ калориметра в БВА калориметра, расположенные в том же крейте, что и система управления. По окончании передачи данных Плата Чтения подает БР сигнал об окончании передачи, БР переключает шину данных крейта для аргументов ВТ, активизируя сигнал START. По этому сигналу БВА и БСИ выдают на шину данных 64 аргумента для БМ, сообщая об этом БР. При получении сигналов о готовности от всех БВА и от БСИ плата БР выдает строб в магистраль, по которому платы БМ начинают обработку аргументов. По окончании обработки аргументов в БМ эти платы выдают рекомендации для Блока Решения "ВТ+" или "ВТ-". По этим рекомендациям БР ВТ принимает окончательное решение "ВТ+" или "ВТ-" в соответствии с заложенными в нем условиями. Одна плата БМ содержит 16 программируемых масок на 64 аргумента. Предполагается использовать два таких блока, но можно поставить три и более, магистраль основного крейта рассчитана на расширение до 18 плат БВА и БМ.

В БР предусмотрены 4 "быстрых" входа для сигналов, которые могут определить решение ВТ намного раньше, чем закончится обработка информации во всех подсистемах Вторичного Триггера, эта возможность может значительно сократить просчеты, связанные с мертвым временем ВТ, которое составляет около 10 мксек.

Полное время работы триггера (при отсутствии "быстрых" сигналов):

--  $T_{\min} = 0.3$  мксек. (время передачи первой строки) + 4 мксек. (считывание 40 строк) + 0.2 мксек. (анализ LAM-запросов, выставление аргументов) + 1.7 мксек. (работа БМ) + 0.2 мксек. (время на принятие решения) = 6.4 мксек.  
--  $T_{\max} = T_{\min} + 4$  мксек. (поиск нулевой строки) = 10.4 мксек.

### 3. Подсистемы Вторичного Триггера.

#### 3.1. Система управления основным крейтом.

Магистраль спецкрейта:

Для обеспечения работы данного крейта требуется мощная

64-х разрядная шина данных, возможность управления потоком данных в этой шине, возможность чтения/записи из плат в КАМАК и организация LAM-запросов от рабочих плат в плату управления, всего этого нет в стандартной магистрали КЛЖКВА. Поэтому пришлось сделать специальную магистраль со всеми перечисленными возможностями.

Данный спецкрейт рассчитан на 19 рабочих станций и на одну станцию управления. Магистраль состоит из двух разъемов: ГРПМ-31 и ГРПМ-61. Первый из них является управляющим, он одинаковый для всех 20 станций и содержит сквозные линии: шина данных D1-D16, 4 субадреса A1, A2, A4, A8, 5 линий функций F1, F2, F4, F8, F16, линии STR (строб), WAIT (ожидание), RESET (сброс) и START (переключение потока данных), а также две индивидуальные: N (номер станции) и L (LAM-запрос). Второй разъем для рабочих станций сквозной, он предназначен для увеличения разрядности шины данных до 64 и для питания платы. В управляющей станции на него заведены 19 линий N и 19 линий L от рабочих станций и питание.

Блок решения:

БР ВТ состоит из трех частей - последовательного интерфейса системы ДОЗА для связи с КАМАКом через модуль Б3303 [4], контроллера крейта ВТ и собственно самого Блока Решения. В системе ДОЗА данные передаются по байту с признаком данные/команда.

Протокол команд БР ВТ:

- 1) 0R WXX XXX - выполнение цикла магистрали: R=1 - цикл чтения (результат фиксируется в регистре контроллера); W=1 - цикл записи (сопровождается стробом и отображением двух байтов данных контроллера на шинах D1-D16 магистрали ВТ);
- 2) 10 XXX XNN - запись в регистр контроллера:  
N=0-1 - 0-1 - байты данных;  
N=2 - младший байт регистра управления,  
N=3 - старший байт регистра управления;

17	16	15	14	13	12	11	10	7	6	5	4	3	2	1	0
N16	N8	N4	N2	N1	START	RES	A8	A4	A2	A1	F16	F8	F4	F2	F1

3) 10 XXX XNN - чтение из регистра контроллера. При этом приемник в плате Б3303 должен быть готов к приему (пуст), в противном случае он генерирует сигнал "ответ" в линию, по которой идет информация из БР ВТ.

Выходные сигналы с Блоков Масок, собираясь по "или", поступают на Блок Решения. В зависимости от результата работы БМ можно выделить 3 класса событий: 1) на выходе БМ сигнал "+"; 2) на выходе БМ нет сигнала "+", но есть "-"; 3) на выходе БМ нет ни "+" ни "-". Для первого класса принимается решение "ВТ+", для второго "ВТ-". При наличии на выходах БМ одновременно "+" и "-" приоритет отдается положительному решению. Для третьего класса в БР предусмотрен коэффициент деления в  $1,2, \dots, 256, (1/0)$  раз. Для каждого  $k$ -того события третьего класса принимается положительное решение, для остальных отрицательное.

В БР предусмотрены 4 входа для сигналов, которые могут вызвать положительное или отрицательное решение ВТ раньше, чем закончат счет БВА. Для каждого из этих входов имеется коэффициент деления в  $k=1,2, \dots, 256, (1/0)$  раз. По каждому  $k$ -му сигналу, поступающему на такой вход, будет принято решение "ВТ+", по остальным "ВТ-". Для этих 4-х входов при появлении одновременно более одного сигнала приоритет отдается положительному решению, кроме случая  $k=(1/0)$ . В этом случае происходит безусловный сброс "ВТ-".

Для формирования "быстрых сигналов" используются:

1. Срабатывания ДА-НЕТ (калибровочное событие и т.п.), готовность 3 мкс.
2. Сигналы с полосок (нет события на больших углах), готовность 3 мкс.
3. Антисовпадения наружной системы (космика), готовность 1.5 мкс.

#### НАФы БР ВТ:

- 1) F(16)A(0-3) - запись в регистр "быстрого сигнала";
- 2) F(0)A(0-3) - чтение из регистра "быстрого сигнала";
- 3) F(16)A(4) - запись в регистр отсутствия сигналов от БМ;
- 4) F(0)A(4) - чтение из регистра отсутствия сигналов от БМ; (здесь D1-D8 - коэффициент деления, D9 - безусловный сброс)

#### Порядок работы основного крейта ВТ:

При поступлении на БР сигнала "ПТ+" (положительное решение ПТ) контроллер ВТ генерирует сигнал RESET в магистраль, сопровождая его стробом. По этому сигналу все платы устанавливаются в начальное состояние. Далее контроллер активизирует линию F16 и активизирует N в требуемых БВА (если после этого ПЧ выдаст на шину данных информацию и сопроводит ее стробом, то будет осуществлена параллельная запись по F(16)A(0) в те платы, которые записаны в масках N контроллера ВТ). В это время начинается "чтение 1" во все ИВТ. Примерно через 300 нсек. Плата Чтения начнет выдавать информацию в крейт ВТ, ища нулевую строку (при этом информация не сопровождается стробом). После обнаружения нулевой строки (или при отсутствии ее после прочтения всех 40 слов) ПЧ начинает сопровождать информацию стробом STR.

В это же время в БСИ по мере готовности поступают аргументы из процессора поиска центральных треков, ИВТ полосок и ДА-НЕТ. Одновременно происходит обработка аналоговых сигналов и вычисление аргументов в БВА энерговыделений.

По окончании передачи 40 строк в магистраль крейта Плата Чтения выдает LAM-запрос для ВТ. При получении LAM-запроса от ПЧ (окончание передачи информации) контроллер генерирует сигнал START в магистраль, по которому БВА по мере готовности выдают LAM-запросы, сигнализирующие о том, что в данном блоке закончена работа по выработке аргументов и блок уже выставил в магистраль свои аргументы. В контроллере имеются маски для LAM-запросов всех плат. При получении всех необходимых запросов он выдает в магистраль строб, по которому начнется обработка аргументов в Блоках Масок. По

истечении 1.7 мксек. после этого строба БР, обрабатывая сигналы "+" и "-" от БМ, как описано выше, принимает решение "BT+" или "BT-".

#### NAFы контроллера BT:

- 1) F(17)A(0) - запись в маски L2-L17 (L2- Плата Чтения);
- 2) F(1)A(0) - чтение масок L2-L17;
- 3) F(17)A(1) - запись в маски L18,L19;
- 4) F(1)A(1) - чтение масок L18,L19;
- 5) F(17)A(2) - запись в маски N2-N17;
- 6) F(1)A(2) - чтение масок N2-N17;
- 7) F(17)A(3) - запись в маски N18,N19;
- 8) F(1)A(3) - чтение масок N18,N19;
- 9) F(24)A(0) - блокирование всего Вторичного Триггера;
- 10) F(26)A(0) - снятие блокировки BT;

Для масок L и N: 1 - не включать, 0 - включать;

В новом блоке БЗ303 немного изменены NAFы по сравнению с описанием в [4]:

- 1) F(0)A(0) - чтение РСР (регистра состояния приемника) 1-го канала;
- 2) F(16)A(0) - запись в РСР 1-го канала;
- 3) F(0)A(1) - чтение РДР (регистра данных приемника) 1-го канала;
- 4) F(0)A(4) - чтение РСР 2-го канала;
- 5) F(16)A(4) - запись в РСР 2-го канала;
- 6) F(0)A(5) - чтение РДР 2-го канала;
- 7) F(0)A(8) - чтение РСР 3-го канала;
- 8) F(16)A(8) - запись в РСР 3-го канала;
- 9) F(0)A(9) - чтение РДР 3-го канала;
- 10) F(0)A(k) - чтение РСИ (регистра состояния источника);
- 11) F(16)A(k) - запись в РСИ;
- 12) F(16)A(k+1) - выдача байта данных в линию связи;

Здесь k - любое из 2,6,10,14.

#### Блок масок:

Блок Масок собран на основе 039 500P4145 (16x4 разряда) В каждый БМ можно записать 16 масок на 64 аргумента. Маска содержит три возможности для каждого аргумента: 0 - нет, 1 - есть, 2 - аргумент не рассматривается. Для каждой маски имеется коэффициент деления в 1,2,...,256 раз. Если комбинация аргументов совпадает с маской, то в зависимости от коэффициента деления на выходе "+" или "-" появляется сигнал. Маски проверяются последовательно. Если набор аргументов не совпадает ни с одной из масок, на выходах сигналов нет. Для проверки работы блока в ДА-НЕТ платы выводится два 16 - разрядных регистра - регистр срабатывания масок и регистр принятого решения, эти регистры можно также считать в КАМАК (не забыв при этом заблокировать весь триггер).

#### NAFы:

- 1) START\*STR - старт обработки аргументов;
- 2) F(0-7)A(0-15) - запись в маски, при этом A - это номер маски, F - номер байта в маске, данные D1,D3,...,D15 - аргументы; R2,R4,...,R16 - включать/нет аргумент (1 - не включать);
- 3) F(8)A(0-15) - запись коэффициента деления (0 - не делить, 1 - делить в 2 раза,..., 255 - делить в 256 раз);
- 4) F(14)A(0) - чтение регистра срабатывания масок;
- 5) F(15)A(0) - чтение регистра принятого по маске решения;

#### Расширитель магистрали:

Этот блок выполняет две роли: во-первых, он служит для передачи 64-х аргументов BT в ДА-НЕТ платы; во-вторых, он позволяет осуществить доступ к старшим разрядам шины данных (это удобно при проверке и настройке БМ и БВА, расположенных в спецкрейте BT).

НАФы:

- 1) F(0)A(0) - чтение D17-D32 разрядов шины данных;
- 2) F(0)A(1) - чтение D33-D48 разрядов шины данных;
- 3) F(0)A(2) - чтение D49-D64 разрядов шины данных;
- 4) F(16)A(0-2) - запись в 1-3 регистры шины данных (при этом автоматически снимается блокировка и содержимое этих трех регистров отображается на разрядах магистрали D17-D64);
- 5) F(16)A(4) - блокировка этих 3-х регистров;

### 3.2. Система обработки сигналов от калориметра.

Эта система расположена в основном крейте ВТ. Она состоит из нескольких БВА калориметра (Логика Слоев Калориметра (ЛСК), Поиск Коллинеарных Счетчиков (ПКС), Проверка на Полусферу (ППС), поиск Счетчика с Максимальным Углом ТЕ (СМУ) и Процессоры Поиска Кластеров (ППК): ППК типа "1 из 3-х" (ППК1/3), ППК типа "2 из 3-х" (ППК2/3), ППК типа "1 из 3-х" на большие углы (ППК1/ЗБУ) и ППК типа "2 из 3-х" на большие углы (ППК2/ЗБУ)), а также из Платы Чтения и ИВТ калориметра. Кластером называется группа счетчиков, касающихся друг друга гранями или углами. Поиск кластеров ведется на поле размерностью 16x40 (разбиение калориметра по углам ТЕ и FI). В случае поиска кластеров типа "1 из 3-х" три слоя калориметра собираются по ИЛИ. В случае поиска кластеров типа "2 из 3-х" и "3 из 3-х" используются двойные и тройные совпадения трех счетчиков разных слоев, расположенных друг над другом. Поиск кластеров "на большой угол" ведется на поле размерностью 12x40 (угол ТЕ от 36 до 144 градусов).

#### ИВТ калориметра:

Информация для БВА поступает через ИВТ калориметра и ПЧ в виде 40 48-разрядных строк. Чтение/запись в ИВТ осуществляются параллельно. Информация в ИВТ поступает в виде "башен", которые распаковываются в строки и передаются в ПЧ. На рис.2 изображены 8 таких строк из первого слоя. Одна плата А24 обслуживает 2 башни, состоящие из  $4 \times 3 = 12$  кристаллов NaI каждая. Одна башня читается по субадресу A(0), другая - A(1).

На рис.3 изображен интерфейс вторичного триггера калориметра (ИВТ). В каждый ИВТ информация поступает от 14 плат А24 по два 12-разрядных слова и сопровождается адресом N и субадресом А читаемой платы. Для обеспечения независимости процессов записи в ИВТ и чтения из него в ПЧ имеется два счетчика - счетчик подкачки СТ-IN и счетчик передаваемого в ПЧ слова СТ-OUT. В связи с тем что для процессора вывода представляет некую трудность чтение из А24 с N=0, эти платы расположены в позициях с 1 по 14 (NA = 2-29), поэтому счетчики сделаны от 2 до 29. Информация запоминается в двух ОЗУ, которые работают поочередно в режиме чтения/записи. Мультиплексоры МХ01 и МХ02 управляют этими режимами: при записи в ОЗУ они выставляют на адресный вход памяти номер платы N, при чтении - состояние 4-х старших бит счетчика подкачки. Чтение происходит каждый цикл, при этом наращивается счетчик СТ-IN. В начале идет подкачка в регистры RG11 и RG12, по завершении этого схема сравнения состояний счетчиков выдает в Плату Чтения сигнал готовности, а ИВТ начинает подкачку в регистры RG21 и RG22. По окончании подкачки, если Плата Чтения не успела прочитать две строки, схема сравнения запрещает наращивать счетчик подкачки. При прочтении ПЧ очередной строки она выдает в ИВТ строб ST, по которому наращивается счетчик СТ-OUT. Этот счетчик управляет мультиплексорами МХ1-МХ3. Первые два выбирают группу регистров с нужной информацией, а МХ3 - строку (информация поступает в виде "башни", рис.2, а передается в виде строки). Процесс подкачки синхронизован в начале от строба S2, а по прочтении последнего слова с NA=29 схема сравнения передает управление синхронизацией генератору с частотой 20МГц.

Таким образом, в ИВТ калориметра процессы записи информации из информационных плат и чтения в Плату Чтения независимы, что позволяет в данном случае сэкономить  $28 \times 0.1 = 2.8$  мксек. времени на чтении из ИВТ.

Платы А24 расположены в 5 крейтах КЛЮКВА, расположение плат по крейтам показано на рис.4. (рис.4 - это рис.2, где цифрами обозначены номера крейтов, в которых расположены платы А24) Такое расположение выбрано для меньшего мультиплексирования информации от крейтов в ПЧ.

#### Плата чтения:

Структурная схема ПЧ изображена на рис.5. При поступлении в БР сигнала "ПТ+" Блок Решения генерирует сброс RESET в магистраль спецкрейта. По этому сигналу все блоки устанавливаются в начальное состояние, в плате ПЧ взводятся триггера для каждого из 5 крейтов, запрещающие передачу данных в магистраль до того как начнется "чтение 1" в данном крейте, сбрасываются они по заднему фронту сигнала READY от соответствующего ИВТ. Кроме того, по сбросу в Плате Чтения обнуляются счетчик текущей строки СТ/N и счетчик нулевой строки СТ/0, сбрасывается бит признака наличия нулевой строки. Счетчики сделаны от 0 до 39 (40 строк).

Новая строка, пришедшая из ИВТ, фиксируется в соответствующем регистре RG1 -RG5, затем мультиплексируется и фиксируется во втором регистре-мультиплексоре, от которого строка попадает в магистраль спецкрейта на шины D17-D64.

Если первая строка - нулевая, то есть не сработал ни один из 48 кристаллов, то взводится бит признака наличия нулевой строки и данные идут в магистраль в виде 40 48-разрядных слов. Если первая строка - ненулевая, то ПЧ не выставляет в магистраль строб, считывает следующую строку, наращивая при этом счетчик нулевой строки, проверяет ее на "нулевость" и т.д. до тех пор пока не найдет нулевую строку. Затем выдает в магистраль 40 48-разрядных слов, начиная с нулевой строки. Поиск нулевой строки сделан в связи с требованиями, предъявляемыми некоторыми из плат БВА. В случае если нет ни одной нулевой строки, ПЧ, прочитав и проверив все 40 строк, выдает их в магистраль, начиная с первой прочитанной строки, а признак "нет нулевой строки" она выдает как аргумент для Блоков Масок. Задний фронт строка в магистраль может быть задержан на требуемое время любой медленной платой путем активизации шины WAIT, это автоматически вызовет задержку потока данных из ПЧ, который привязывается по времени к заднему фронту строка STR.

Управление мультиплексорами MX1-MX5 и порядком подачи стробов ST в пять крейтов соответствует расположению плат на рис.4 и осуществляется простой логикой (LOGIC на рис.5), от состояния счетчика СТ/N. Так, например, стробы ST в ИВТ пятого крейта ПЧ выдает при СТ/N = 1,3,5,7,9,11,13,15,20,21, 22,...39.

На рис.6 показана временная диаграмма основных сигналов при чтении информации в магистраль. На рис. 6.а изображена нормальная работа интерфейса, на рис. 6.б - когда не успевает одна из плат, активизируя шину WAIT, 6.в - когда не успевает какой-то из ИВТ. Цифрами сверху обозначены номера башен, внизу - номера строк. Заштрихованные сигналы - плохие, не имеющие смысла (не готовы).

#### NAFы:

- 1) RESET\*STR - установка в начальное состояние;
- 2) F(24)A(0) - блокировка потока данных из ПЧ;
- 3) F(26)A(0) - снятие блокировки потока данных;
- 4) F(24)A(1) - блокировка аргументов ПЧ;
- 5) F(26)A(1) - снятие блокировки аргументов;

#### Логика Проекций Калориметра:

ЛСК, ПКС, ППС и СМУ объединены в один блок. В этом блоке делаются свертки поля счетчиков на три оси: R, TE и FI, которые используются этими четырьмя БВА, объединенными в Логикку Проекций Калориметра (ЛПК). Свертки на оси TE и FI сделаны типа "1 из 3-х", таким образом получаются два слова длиной 16 и 40 разрядов. При наличии хотя бы одного сработавшего счетчика в слое формируется сигнал срабатывания слоя (проекция на ось R).

ЛСК: Из трех сигналов слоев формируются три произвольные логические комбинации на ОЗУ 8x3 разряда.

В ПКС формируются два аргумента: счетчики, коллинеарные по FI и счетчики, коллинеарные по TE. Счетчики, коллинеарные по FI:



NAFн:

- 1) RESET\*STR - установка в начальное состояние;
- 2) F(16)A(0) - запись строки счетчиков;
- 3) F(17)A(0) - запись в регистр СМУ2 (R1-R3 - ТЕМ, R4=1/0 (-/+ ) - знак);
- 4) F(1)A(0) - чтение из регистра СМУ2;
- 5) F(24)A(0) - блокировка аргументов СМУ2;
- 5) F(24)A(1) - блокировка аргументов ПКС2 (при этом будет работать ПКС и идти строгий поиск коллинеарных счетчиков);
- 6) F(26)A(0) - снятие блокировки;

Процессоры Подсчета Кластеров:

ППК состоят из логики ("1 из 3-х", "2 из 3-х") и из счетчика кластеров, одинакового для всех ППК (с точностью до количества разрядов, 16 или 12)

а) Алгоритм подсчета кластеров:

В связи с тем, что информация в спецпроцессор поступает в виде строк, при подсчете кластеров основные проблемы связаны с "раздвоением" ("растроением" и т.д.) кластеров, а также "слиянием" разных кластеров в следующей строке в один:

```

  xx xxx  и  xxxx  новая строка
  xxx      xx  xx  предыдущая строка
(раздвоение) (слияние)

```

Поэтому каждый новый кластер метится битом В (от слова "begining"). При переходе к следующей строке бит В переносится, если кластер имеет продолжение. Если продолжения нет, то бит уничтожается, при этом автоматически увеличивается счетчик числа кластеров. При слиянии двух кластеров или при раздвоении используются следующие правила переноса битов В:

```

  В  D  D  D      В      В      D      D      новая строка
  \ /  \ /  \ /  \ /  \ /  \ /  \ /  \ /
  В      D      В  В  В  D  D  В  D  D  предыдущая строка

```

где D не помеченный кластер в текущей или предыдущей строке (от слова "double", двойной). Более общее правило - преимущество левого перехода:


```

  А  D          А          новая строка
  \ /          / \
  А           А  X          предыдущая строка

```

где А - В или D, X - любой из В и D.

Для осуществления этих операций требуется некий механизм, с помощью которого можно переносить биты В влево и вправо. Этот механизм назовем "логическим конвейером". Это два конвейера - левый и правый. Поясним принцип работы на левом конвейере:



где DL(i) - управление i-ым ключом, NL(i) - внесение нового бита в конвейер, L(i) - бегущий по конвейеру бит В в i-ом месте, i=1,2,...,n; n - количество бит в строке (n=16 или 12). Логика:

$$L(i) = L(i+1) * DL(i) + NL(i), i=1,2,\dots,n; L(n+1) = 0.$$

Для работы процессора предложена следующая логика:

► NL. Внесение бита В в левый конвейер:

```

  i x x      x 1 x      x 1 0      t, текущая строка
  x x x +   x x x +   0 0 0      r, предыдущая строка
  1         1         x          В, предыдущая строка битов В

```

$$NL(i) = [t(i-1) + t(i)] * B(i) + [t(i) * p(i)] * [t(i+1) * p(i+1)] * p(i-1)$$

► NR. Внесение бита В в правый конвейер:

```

  0 0 x
  x x x
  1
  NR(i) = [t(i-1) + t(i)] * B(i)

```

- DR. Разрешение переноса вправо по предыдущей строке:  $DR(i) = [t(i) * p(i)]$
- DL. Разрешение переноса влево по текущей строке:  $DL(i) = [t(i-1) * p(i-1)]$
- CL. Считывание из левого конвейера:  $CL(i) = [t(i-1) * p(i-1)] * [L(i+1) + L(i)]$
- CR. Считывание из правого конвейера:  $CR(i) = [t(i-1) * t(i)] * R(i-1)$
- CC. Гибель бита В, считывание из правого конвейера в счетчик подсчета числа кластеров:  $CC(i) = [t(i) * p(i)] * R(i-1)$

Как работает данная логика, показано в таблице ниже: на а) показан момент образования нового кластера, на б) - раздвоение, на в) - слияние и на г) - считывание кластера в счетчик (точкой обозначен логический 0, \* - логическая 1):

t	.****.	.****.****.	.....****.	.....
p	.....	.....****.	.****.****.	..****.
B	.....	....A.....	.A.....X....	..*.....
L	..****.	..AAA.....***.	.....XXXX....	.....
R	.....	.....	.AAAA.....	..****.
NL	....*.	....A.....*.	.....X....	.....
NR	.....	.....	.A.....	..*.....
DR	.....	.....***.	.****.****.	..****.
DL	..****.	..***.....****.	.....****.	.....
CL	*.....	.A.....	.....	.....
CR	.....	.....	....A.....	.....
CC	.....	.....	.....	.....*.
	а)	б)	в)	г)

Эту логику можно упростить, сформировав следующие сигналы:

$$X(i) = t(i) * p(i); \quad Y(i) = t(i) * p(i);$$

$Z(i) = t(i) * p(i); \quad U(i) = t(i-1) + t(i);$   
(эти сигналы используются в нескольких местах). Тогда логические формулы упростятся:

$$NL(i) = [U(i) * B(i)] + [X(i) * Y(i+1) * p(i-1)];$$

$$NR(i) = U(i) * B(i); \quad DL(i) = X(i-1);$$

$$DR(i) = Z(i); \quad CL(i) = Y(i-1) * [L(i+1) + L(i)];$$

$$CC(i) = Y(i+1) * R(i); \quad CR(i) = [t(i-1) * t(i)] * R(i-1);$$

б) Аппаратная реализация:

На рис.7 изображена структурная схема ППК. По сигналу "сброс" обнуляются регистры текущей строки  $t(i)$ , предыдущей  $p(i)$ , битов В, и счетчик числа кластеров. Для каждой позиции в строке формируются сигналы  $X(i)$ ,  $Y(i)$ ,  $Z(i)$  и  $U(i)$ . Эти сигналы используются в логике левого и правого логических конвейеров. Сигналы  $CC(i)$  из логики правого конвейера фиксируются в регистре, в ПЗУ подсчитывается их количество и получившееся число поступает на счетчик подсчета числа кластеров. Сигналы со счетчика декодируются в сигналы "1 и более", "2 и более" и т.д., которые являются аргументами для вторичного триггера. Перед записью новой строки в регистр происходит перекодировка строки из 3-х слоев в строку вида "1 из 3-х" или "2 из 3-х".

НАФы:

- 1) RESET+STR - начальная установка (сброс всех регистров и счетчика);
- 2) F(16)A(0) - запись очередной строки данных;
- 3) F(24)A(0) - блокировка аргументов ППК;
- 4) F(26)A(0) - снятие блокировки;

### 3.3. Процессор поиска Центральных Треков (ЦТ).

#### а) Постановка задачи:

Пучок в накопителе ВЭПП-2М имеет форму ленты с примерно Гауссовыми распределениями плотности по поперечным координатам. Ожидается, что максимальный размер пучка, на котором возможны столкновения, - 6мм., то есть 3 мм. от центра камеры. Задача ЦТ - найти центральные треки с пучковостью < 3мм. Пучковостью называем расстояние от трека до оси камеры в поперечном направлении. Исходной информацией для данного спецпроцессора являются два 9 - разрядных слова из временных каналов плат Т2А [5] на одну ячейку Дрейфовой Камеры (ДК). Вся камера разбита на 20 секторов по 5 проволочек в секторе. При прохождении на плату Т2А сигнала с проволочки запускается счетчик с частотой 250 МГц, измеряющий время дрейфа с дискретом 2 нсек. При положительном решении ПТ по сигналу "блокировка" счет прекращается. Сигнал "блокировка" приходит примерно через 1 мксек. от события. Таким образом, может получиться слово с максимальным значением  $1000/2=500$ , то есть 9-разрядное слово. При отрицательном решении ПТ сигнал "блокировка" не генерируется и счетчик самосбрасывается при переполнении через 1024нсек. В связи с таким большим мертвым временем сделано дублирование и второй сигнал, пришедший на проволочку, вызывает срабатывание второго временного канала. Для ЦТ эти оба канала равноправны, поэтому считывается два 9-разрядных слова. Далее, есть следующие специфические особенности, которые учитываются при поиске центральных треков:

1. Максимальное время дрейфа в ДК - 200 нсек., поэтому полезные треки имеют слова от  $(1000-200)/2$  до  $(1000-0)/2$ , то есть от 400 до 500, в восьмеричном коде от 620 до 764, то есть два старших бита - лишняя информация, которую при передаче данных можно сжать.
2. Сигнал "блокировка" приходит в различные крейты с некоторым разбросом, кроме того, абсолютная его задержка точно может быть вычислена только в ходе эксперимента, поэтому требуется из полученного слова о времени дрейфа вычесть временной пьедестал, в этом случае могут оказаться полезными 8 бит информации.

3. Сигнал со второго счетчика имеет задержку в несколько логических вентилях относительно первого счетчика.
4. Координата трека не прямо пропорциональна времени дрейфа, т.к. скорость дрейфа вблизи и вдали от проволочки различаются из-за различия напряженностей электрического поля. Кроме того, средняя скорость дрейфа зависит от состава газовой среды, который в процессе эксперимента изменяется.
5. Камера позволяет определить координату с примерно Гауссовым распределением с сигма = 0.15 мм.
6. Для определения с какой стороны от проволочки прошел трек проволочки сдвинуты вправо/влево от оси сектора на 2 сигмы = 0.3 мм.
7. В связи с большим мертвым временем плат Т2А, просчетами при слабых сигналах, неэффективностью дрейфовой камеры, большим количеством электроники, которая может выходить из строя, и т.д. поиск центральных треков должен осуществляться по 4-ем из 5-ти слоев ДК с защитой на неэффективность одного из слоев камеры.

#### б) Алгоритм работы процессора:

Алгоритм основан на разбиении дуги, проходящей через сигнальную проволочку дрейфовой ячейки, на N частей (эту дугу назовем "трековой дугой"). Сопоставим коду о времени дрейфа 1-ки в N-разрядном регистре, соответствующие положению трека на трековой дуге. При этом учитывается ненулевая ширина трека d, которую примем равной 2 сигма. Как правило, каждому треку будет соответствовать две 1-ки: слева и справа от проволочки, а в общем от 1 до 4-х единичек. Наложив на эту картину 1-ки от второго кода о времени дрейфа, получим вместо двух 9 - разрядных слов одно N-разрядное слово в позиционном коде с 1 в разрядах, соответствующих положению трека на трековой дуге. Перекодировка осуществляется с помощью ОЗУ 512xN, при перекодировке учитывается нелинейность координаты от времени дрейфа, разрешение камеры, вычитаются временные пьедесталы.

Эта информация обрабатывается в масках на быстрых ОЗУ. Разобьем эти маски на группы по признаку расстояния между сработавшими отрезками на трековой дуге в 1-ом и 5-ом слоях:

	средняя пучковость			
	0мм.	Rмм.	2Rмм.	nR мм.
вид	X	X	X	X
группы	X	* *	* * *	*****
масок	X	* *	* * *	*****
	X	* *	* * *	*****
	X	X	X	<-n->X

где R - максимальная величина, при которой расстояние между сработавшими ячейками в 1-ом и 5-ом слоях не превышает (1/N)-ой части сектора, она легко вычисляется из геометрии камеры,  $R=13.3/N$  мм. При отборе треков по пучковости по группе масок nR 100%-ная эффективность для треков с пучковостью nR и 0% для треков с пучковостью < (n-1)R и > (n+1)R, средняя пучковость при этом получается примерно nR. Для удобства программирования масок желательно иметь R, кратное 3 мм.:  $R * n = 3\text{мм.}$ , откуда  $N=|1.4 n|$ . Возможные величины N: 4, 8, 13, 17, 22, 26, 30...

На рис.8 изображена эффективность отбора треков по пучковости для различных N, полученная при моделировании. Видно, что качество отбора растет медленно с возрастанием N. Количество электроники пропорционально N, поэтому был принят вариант N=13. Для численной оценки качества приведем относительные значения интегралов эффективности отбора треков по пучковости для N=13 и N=29, I1 - для линейного распределения фона по радиусу, I2-для квадратичного:

$$I1 = \int E(r) dr, \quad I2 = \int E(r) r dr:$$

Тип отбора E(r)	I1		I2	
	1, r<3 мм. 0, r>3 мм. "идеальный"	100%	70%	100%
(оценка)	140%	100%	190%	100%
N=29, d=1.5сигма	160%	115%	270%	140%
N=29, d=2.0сигма	180%	130%	320%	170%
N=13, d=1.5сигма	210%	150%	480%	250%
N=13, d=2.0сигма	230%	164%	560%	290%

(здесь в левых колонках за 100% приняты значения интегралов для идеального отбора без учета ненулевой ширины трека, а в правой - их значения относительно идеального отбора, учитывающего ширину трека в дрейфовой камере).

Интересно что при возрастании N увеличиваются просчеты (от 0 до 3 мм.):

N	сработ. всех слоев	неэфф. одного слоя
13	0.003%	0.06%
29	0.006%	0.12%

При разбиении N=13 пучковые треки в масках 039 имеют следующий вид:

пучковость 0-1 мм.: X X X X X 5-ый слой ДК  
X X X X X  
X X X X X  
X X X X X  
X X X X X 1-ый слой ДК 25

2 мм.: X X X X 3 мм.: X X X X  
X X X X X X  
X X X X X X  
X X X X X X  
X X X X X X

4 мм.:	X	X	X	X	X
	X	X	X	X	X
	X	X	X	X	X
	X	X	X	X	X
	X	X	X	X	X

Привязка ячейки ОЗУ осуществляется к среднему, 3-му слову, при этом для отбора треков с пучковостью менее 3 мм. требуется ОЗУ наименьшего объема и ячейка ОЗУ имеет следующий вид:

XX	
XX	
X	11 бит
XX	
XXXX	

В связи с тем, что нет ОЗУ на 11 бит, а есть на 12 бит, имеется возможность включить 4 из 5-ти комбинаций из 4-мм.-группы для более корректного отбора и возможности если возникнет потребность увеличения границы отбора до 4-х мм. В итоге получается ячейка следующего вида:

XXX	1 2 3
XX	4 5
X	6
XX	7 8
XXXX	9 10 11

В такой ячейке ищутся левые пучковые треки, в симметричной ей ячейке ищутся правые пучковые треки. Справа показано адресное пространство ОЗУ в плате ППЦТ.

в) Аппаратная реализация:

Блок Перекодировки и ИВТ ДК:

На рис.9 изображен канал считывания информации из одного из пяти крейтов с платами Т2А, обслуживающими внутреннюю Длинную Камеру (ДК) СНД. Как видно, ИВТ является простым повторителем, т.к. нет возможности писать/читать из ИВТ для заполнения ОЗУ перекодировки. Информация в нем сжимается от 9 до 8 бит (см. п.3.3а), и поступает на БПК, где происходит ее перекодирование в позиционный 13-разрядный код,

параллельно происходит логическое объединение двух кодов от проволочки и запись в ОЗУ памяти. Это ОЗУ разбито на две группы. Первая проволочка пишется в первую группу, вторая во вторую, третья в первую и т.д. Когда читается последнее слово (N,A=100111), дешифратор NA взводит триггер готовности, который сигнализирует ППЦТ об окончании "чтения 1" в данном крейте. ОЗУ перекодировки - 10-ти разрядное, при этом 8 разрядов - информация от ИВТ, 1 разряд - субадрес А1 (первый/второй канал Т2А) и 1 разряд - это внешний сигнал, который сигнализирует о привязке к фазе пучка ВЭПП-2М (0 - нормальная привязка, 1 - надо из данных вычестб 60нсек.).

По окончании "чтения 1" во всех пяти крейтах (примерно через 4.2мксек.) ППЦТ сбрасывает триггера готовности в БПК и выдает на все пять БПК номер сектора, который дешифрируется на адреса ОЗУ памяти 1-ой и 2-ой группы и на сигнал выходному мультиплексору. Для уменьшения памяти в плате ППЦТ и количества передаваемой информации сектор читается по две половинки.

Предусмотрена возможность имитации событий в БПК для проверки работы ППЦТ: можно отключить ИВТ от БПК (во входном коммутаторе) и из КЛЮКВН послать коды о времени дрейфа, которые, пройдя перекодировку, запишутся в ОЗУ памяти и будет взведен триггер готовности. Если это проделать со всеми 5-ю БПК, то когда будет записано последнее слово в последний из БПК и взведется его триггер готовности, ППЦТ будет работать с подготовленными данными и должен выдать известное решение, которое можно считать в КАМАК.

NAFн:

- 1) F(1)A(0) - запись управляющего слова (10 бит - адрес для ОЗУ, R11 - режим работы (1 - имитация ИВТ));
- 2) F(2)A(0) - чтение управляющего слова;
- 3) F(1)A(1) - запись в ОЗУ перекодировки (адрес - в управляющем слове);
- 4) F(2)A(1) - чтение ОЗУ перекодировки;
- 5) F(1)A(2) - имитация ИВТ;

### Процессор Поиска Центральных Треков:

Структурная схема ППЦТ изображена на рис.10. После получения сигналов "готов" от всех БПК, ППЦТ взводит триггер, управляющий подачей тактовой частоты 10 МГц. и устанавливает счетчик номера субсектора в нулевое состояние ( по первому такту ). БПК выдают в ППЦТ N-ый сектор ( точнее, его половинку ), который фиксируется в регистре RG, проходит маски совпадений на быстрых ОЗУ и запоминается в сдвиговом регистре, затем проходит через ПЗУ-поиска несоседних треков и 'ИЛИ'-логику. После чтения с N=39 сбрасывается триггер пропускания тактовой частоты и выдается строб в плату БСИ.

#### НАФы:

- 1) F(1)A(0) - запись адреса ОЗУ;
- 2) F(1)A(1) - запись бита по адресу, подготовленному 1);
- 3) F(1)A(2) - блокировка блока (для работы с ОЗУ);
- 4) F(1)A(3) - снятие блокировки;
- 5) F(1)A(4) - пересчет события (удобен для настройки);
- 6) F(2)A(0) - чтение ОЗУ по адресу, подготовленному 1);

### 3.4. Система обработки информации от ДА-НЕТ плат.

Основной частью этой подсистемы ВТ является ИВТ, который собирает информацию о срабатывании дискриминаторов в платах А24 для части полосок внутреннего слоя ДК и информацию из ДА-НЕТ плат, расположенных в том же крейте.

#### Сигналы от ДА-НЕТ:

- 15 сигналов, вырабатываемых в Логике Треков Первичного Триггера (один и более, два и более, три и более треков в ДК; ... в ДК+КК ( Короткой дрейфовой камере ); ... в ДК+калориметре; ... в ДК+КК+калориметре; есть два трека в ДК в несоседних секторах; есть коллинеарные треки в ДК (два вида ));
- 10 сигналов о срабатывании масок ПТ (FLT1-FLT10);
- 19 сигналов о срабатывании счетчиков (АС1-АС19) и 17 - срабатывание трубок (ТУ1-ТУ17) наружной системы;

Сигналы с полосок собираются по 'ИЛИ' из областей +- 60 мм., +- 108 мм., +- 156 мм. относительно центра камеры (аргументы ST1-ST3 для ВТ). Соответствующие телесные углы для центральных треков составляют 95%, 98.3%, 99.2%

#### ДА-Нет плата:

На рис.11 изображена структурная схема ДНП. Эта плата состоит из двух 16-разрядных каналов, по субадресам считывается:

- A(0) - 12 старших бит из первого канала;
- A(1) - 12 старших бит из второго канала;
- A(2) - по 4 младших бита из двух каналов;

Входные сигналы задерживаются на 120 нсек. (задержка стопа при прохождении блоков масок, блока решения Первичного Триггера и ЦСУ). Парафазные сигналы поступают на задний разъем ДНП, но предусмотрена возможность для работы с восьмью NIM-сигналами. Короткие сигналы можно удлинить с помощью формирователя.

#### ИВТ ДНП:

Структурная схема ИВТ ДНП изображена на рис.12. В этом блоке формируется 10 аргументов для ВТ и три "быстрых" сигнала (они обозначены цифрами в круге). По сигналу 3 должен произойти сброс "ВТ-". Сигнал 2 - "ИЛИ" тех запусков ПТ, для которых не требуется обработка Вторичным Триггером. FLTВ - специальный запуск ПТ, при отсутствии срабатывания полосок (сигнал 1) для этого запуска происходит сброс. Для него имеет смысл ввести коэффициент деления. Сигналы FLT1-FLT10 собираются по "ИЛИ" в 6 групп, предполагаемое расположение между этими группами изображено на диаграмме справа, в плате это объединение для гибкости сделано проводным.

#### Блок Сбора Информации:

Этот блок собирает информацию от ИВТ ДНП и от ППЦТ и передает ее в магистраль ВТ для обработки в блоках масок. Готовность данного блока зависит от готовности ППЦТ (ИВТ ДНП заканчивает работу быстрее остальных подсистем ВТ).

## NAFы:

- 1) RESET+STR - сброс регистров БСИ;
- 2) F(24)A(0) - блокировка аргументов БСИ;
- 3) F(26)A(0) - снятие блокировки;

### 3.5. Система обработки энерговыделений.

Информация для данной системы берется из блока суммирования энерговыделений, который входит в состав первичного триггера детектора, в нем формируются 7 аналоговых сигналов - Eur, Edoun, Ein, Eout, Eбу, Ему, Еп (суммарные энерговыделения в верхней и нижней половинах калориметра, в половинах калориметра, находящихся внутри и вне кольца ВЭПП, энерговыделение на больших углах, на малых углах и полное энерговыделение в калориметре). В первичном триггере эти сигналы проходят через дискриминаторы, во вторичном они оцифровываются в плате АЦП на быстрых 6-разрядных FADC. Для получения необходимой задержки для работы в ВТ исходные сигналы интегрируются.

Из платы АЦП через ИВТ (рис.4) по "чтению 1" эти 7 сигналов в оцифрованном виде передаются в блок выработки аргументов (БВА) энерговыделений в виде семи 6-разрядных слов. Разделение данной простой системы на несколько блоков (АЦП, ИВТ и БВА) связано с желанием считывать по "чтению 2" оцифрованные суммарные энерговыделения в калориметре и присоединять эту информацию к событию.

#### БВА энерговыделений.

Структурная схема блока энерговыделений изображена на рис.13. Из первых четырех сигналов с помощью сумматора формируются два:  $DE1 = |Eur - Edoun|$  - разность энерговыделений в верхней и нижней половинах детектора;  $DE2 = |Ein - Eout|$  - разность энерговыделений в половинах калориметра, находящихся внутри и вне кольца ВЭПП. Эти две разности сравниваются с числом А, записанном в регистр, и строится аргумент  $DE = (DE1 < A) + (DE2 < A)$ . Из сигналов Ебу, Ему и Еп получают 8 комбинаций ограничений на энерговыделения:  $EN(i) = (Eбу ?(i) A(i)) * (Ему ??(i) B(i)) * (Еп ???(i) C(i))$ ,  $i = 1, \dots, 8$ ; Здесь ?, ?? и ??? - логические < или >.

## NAFы:

- 1) RESET\*STR - начальная установка;
- 2) F(24)A(0) - блокировка аргументов блока энерговыделений;
- 3) F(26)A(0) - снятие блокировки;
- 3) F(16)A(i) - запись масок логических комбинаций:
 

$i = 0, \dots, 7$ :	R1-R6	- A(i)
	R7	- ?(i)
	R8-R13	- B(i)
	R14	- ??(i)
	R15-R16	- 2 мл. бита C(i)
$i = 8, \dots, 14$ :	R1-R4	- 4 ст. бита C(i-8)
	R5	- ??(i-8)
$i = 15$ :	R1-R4	- 4 ст. бита C(i-8)
	R5	- ??(i-8)
	R6-R11	- A (для получения DE)
- 4) F(0)A(i) - чтение масок;

### 4. Примеры работы с триггером.

Здесь описываются примеры работы с ВТ через модуль Б3303 в КАМАКе [4]. Этот модуль - трехканальный, предполагается что он будет обслуживать три крейта: Первичный Триггер, Вторичный Триггер и крейт поиска центральных треков. Пусть Вторичный Триггер будет подсоединен к первому каналу. Примеры - на языке СИ.

#### 1) Полезные макросы:

```
typedef int *CAMAC;
static CAMAC csr=?; /* регистр csr контроллера КАМАК */
static CAMAC rsp=?; /* блок Б3303 с А=0 */
static CAMAC rdp=rsp+1; /* блок Б3303 с А=1 */
static CAMAC rsi=rdp+1; /* блок Б3303 с А=2 */
static CAMAC pered=rsi+1; /* блок Б3303 с А=3 */

#define READI; *csr=0; while((*rsi&0200)!=0);
/* ожидание готовности источника*/
#define SEND READI; *csr=16; *pered
/* посылка байта в линию связи */
```

```

#define COMMAND *csr=16; *rsi=012; SEND
                /* посылка байта с признаком "команда" */
#define READP; *csr=0; while((*rsp&010)==0);
                /* ожидание готовности приемника */
#define TAKE(x); READP; x=*rdp; /* чтение байта */
#define RES(x); *csr=0; x=*rdp; /* подготовка к чтению */

```

2) Пример записи в плату по N(19)A(0)F(0) (это Блок Масок):

```

COMMAND=0200; SEND=?; /* запись младшего байта данных */
COMMAND=0201; SEND=?; /* запись старшего байта данных */
COMMAND=0202; SEND=0; /* запись мл. байта рег./упр. */
COMMAND=0203; SEND=19*8; /* запись ст. байта рег./упр. */
COMMAND=040; /* выполнение цикла записи */

```

3) Пример чтения из платы по N(19)A(0)F(14):

```

COMMAND=0202; SEND=014; /* запись мл. байта рег./упр. */
COMMAND=0203; SEND=19*8; /* запись ст. байта рег./упр. */
COMMAND=0100; /* выполнение цикла чтения */
RES(x); COMMAND=0300; TAKE(r1); /* чтение мл. байта */
        COMMAND=0301; TAKE(r2); /* чтение ст. байта */

```

#### ЛИТЕРАТУРА

1. Аульченко В.М. и др. Препринт ИЯФ СО АН СССР 87-36. Новосибирск, 1987.
2. Аульченко В.М., Бару С.Е., Савинов Г.А. Препринт ИЯФ СО АН СССР 88-29. Новосибирск, 1988.
3. Бару С.Е. и др. Препринт ИЯФ СО АН СССР 88-26. Новосибирск, 1988.
4. Неханевич Э.Л., Яснев М.В. Препринт ИЯФ СО АН СССР 88-160. Новосибирск, 1988.
5. Аульченко В.М., Байбусинов Б.О., Титов В.М., Препринт ИЯФ СО АН СССР 88-22. Новосибирск, 1988.




Рис.1 Вторичный триггер СНД.



	4	4	4	4	2	2	5	5	5	5
4	2	2	2	2	1	1	1	1	1	1
4	2	2	2	2	1	1	1	1	1	1
4	2	2	2	2	1	1	1	1	1	1
4	2	2	2	2	1	1	1	1	1	1
2	1	1	1	1	1	1	1	1	1	1
2	1	1	1	1	1	1	1	1	1	1
5	1	1	1	1	1	1	1	1	1	1
5	2	2	2	2	3	3	3	3	3	3
5	4	4	4	4	4	4	4	4	4	4
5	4	4	4	4	4	4	4	4	4	4
1	1	2	2	2	3	3	3	3	3	3

Рис.4 Расположение плат калориметра по крейтам.




Рис.5 Плата Чтения.




Рис.6 Временная диаграмма работы Платы Чтения.




Рис.7 Процессор подсчета кластеров (ПКК).




Рис.8 Эффективность алгоритма поиска центральных треков.




Рис.9 Канал считывания информации о времени дрейфа.




Рис.10 Процессор поиска центральных треков (ППЦТ).





Рис.11 ДА-НЕТ плата.



$$AT2 = \sum_{i=1}^{13} [AC(i) + AC(i+1)] * TU(i+1) + [AC15 + AC16] * TU15 + [AC17 + AC18] * TU16 + AC1 * TU1 + AC19 * TU17$$

Рис.12 ИВТ ДА-НЕТ.